您的位置:首页 设计制造

2025西门子EDA技术峰会沪上启幕 迎接AI重构与软件定义“芯”时代

2025-08-29

在数字孪生的基础上,西门子 EDA 持续发展工业级 AI、先进封装等领先技术能力,并通过拓展合作伙伴关系,帮助企业拥抱多维策略,采用软硬件协同的设计方法,推动软件智能与芯片性能实现高效融合。

从AI算力到6G 前沿测试测量如何助力算力时代?

2025-08-29

当前算力中心建设如火如荼,但许多实为“带病上线”,存在诸多问题。巨额投资达成预期ROI的关键在于显著优化空间,即系统性解决GPU利用率低下与基础设施可靠性问题。

异构集成中的混合键合:破局后摩尔时代 重塑半导体封装

2025-08-29

混合键合已成为下一代半导体封装的关键赋能技术,为高性能计算(HPC)、高速存储和人工智能(AI)等先进应用提供了可扩展的解决方案。

Cadence以“three-layer cake”战略加码芯片设计全面转型

2025-08-28

Cadence致力于构建一个跨越所有工艺节点的完整设计IP组合,并在AI计算和数据中心领域提供领先节点支持。

芯和半导体立足STCO集成系统设计拓展生态 携手麒麟软件完成操作系统级互认证

2025-08-13

芯和半导体“从芯片到系统”的多款多物理场仿真与系统验证EDA产品在银河麒麟高级服务器操作系统(工业版)V10上实现高效稳定运行。

RISC-V拓展高性能计算市场版图

2025-07-18

7月18日,第五届RISC-V中国峰会——高性能计算分论坛在上海召开,来自产学研各界的专家、学者们积极探讨高性能化突破路径。

第五届RISC-V中国峰会:开源力量如何重塑半导体产业格局

2025-07-17

第五届RISC-V中国峰会主论坛汇聚了来自学术界、产业界与开源社区的数千名技术专家,分享行业最新趋势与洞察,探讨未来机遇与挑战。

X-FAB为180纳米XH018工艺新增隔离等级,提升SPAD集成能力

2025-06-27

X-FAB已在180纳米XH018平台上提供多款SPAD器件,其有效面积范围从10µm至20µm。

创新引领未来,是德科技年度技术盛会在上海举行

2025-06-26

是德科技年度技术盛会彰显了是德科技持续与行业创新者同行,抢占科技发展制高点、共同加速产业创新的坚定承诺。

“立足STCO集成系统设计” 芯和半导体在DAC上发布EDA2025软件集

2025-06-24

后摩尔时代,从芯片到封装到系统进行整合设计、从全局角度进行综合分析已成为推动半导体行业继续成长的共识。