在此前闭幕的第31届中国集成电路设计年会暨集成电路产业创新发展论坛（ICCAD 2025）上，浙江雷娜科技有限公司作为国产电子设计自动化（EDA）领域的创新力量，隆重发布了两款重量级新品：逻辑综合工具升级版Raina Synth 3.0与静态时序签核工具Raina Time。
两款产品聚焦于设计流程中至关重要的“综合”与“签核”环节。凭借其卓越的速度、精度、及一致性表现，直击先进工艺节点下芯片设计的核心挑战，为产业提供了高效、可靠的高端工具新选择。
1.逻辑综合工具升级版：Raina Synth 3.0
o核心优势：综合速度的革命性提升。面对亿门级甚至更大规模的设计，综合 runtime 已成为项目周期的关键制约。Raina Synth 3.0通过全新的并行优化架构和智能算法，实现了综合效率的飞跃。
o关键指标：Runtime领先业界3倍以上。在相同设计、相同约束、达到同等或更优质量（QoR）的条件下，Raina Synth 3.0的运行速度（runtime）比业界领先的逻辑综合工具快3倍以上。这将极大缩短芯片设计周期，为设计者争取宝贵的上市时间窗口，并降低整体计算资源消耗。
2.静态时序签核工具：Raina Time
o核心突破：SPICE级签核精度。Raina Time采用了创新的时序计算引擎与建模技术，能够在静态时序分析（STA）中实现接近SPICE仿真的精度水平。这为日益复杂的先进工艺芯片（如高性能计算、人工智能芯片）提供了前所未有的、高可信度的时序验证保障。
o关键指标：与Golden工具一致性达99%。在严格的测试对比中，Raina Time的时序验证结果与国际主流签核工具的一致性达到99%​ 以上，显著降低了因工具差异导致的迭代风险，支持设计团队高置信度完成设计签核与交付。
雷娜科技此次发布的两款产品，不仅代表了公司在核心技术上的重大突破，更精准回应了当前芯片设计产业对“更快、更准、更可靠”工具的迫切需求。Raina Synth 3.0大幅提升了设计探索与实现的效率，Raina Time则确保了设计结果的精准可靠，两者结合，将为客户构建更具竞争力的设计流程。
雷娜科技创始人楼英明表示未来公司将继续深耕EDA核心技术，围绕芯片设计全流程拓展产品矩阵，并与全球合作伙伴及广大客户紧密协作，共同推动集成电路设计技术的进步与产业的繁荣发展。