9月30日消息，据报道，AMD在下一代Zen 6处理器上计划引入全新的D2D互连技术，以取代现有的SERDES，目前这一技术变革已经在Strix Halo APU上得到验证。

自Zen 2时代起，AMD一直在使用SERDES PHY技术来实现CCD芯粒间的高速互连。但随着NPU等新模块的引入，芯片间需要更低延迟、更高带宽的连接方式。

在Strix Halo APU中，AMD进行了大改进，通过RDL（重分布层）在芯片间铺设了许多短而细的并行线缆，这些线缆位于芯片下方的“中介层”中。通过台积电InFO-oS（集成扇出基板）技术，将线缆铺设在硅芯片和有机基板之间，使得CPU架构能够通过宽并行端口进行通信。

这种新的D2D互连方式不再需要串行化和解串行化过程，显著降低了功耗和延迟，并通过增加CPU架构中的端口数量，整体带宽得到了显著提升。

不过这种方法也带来了设计上的复杂性，尤其是在多层RDL的设计中，以及需要重新分配布线优先级，因为芯片下方的空间被扇出布线占用。