根据IDC的报告，数字经济增长十分依赖底层基础设施支持，包括计算能力、计算效率，通过数字化技术的更新，以及智能化技术的应用，会对数字经济的增长带来量和质的变化。
日前，英特尔研究院副总裁、英特尔中国研究院院长宋继强博士在一场媒体沟通会上表示，如果把数字经济的基础设施看成一个底座，那么如何更好地分配算力、如何进行调度以应对不同的应用，还有对延时、计算量、并发以及不同加速类型、数据类型的要求，实际上构成了一个复杂的算力网络。中国近年来也是提出把计算和网络融合起来，开始布局“东数西算”工程，也正是基于计算和网络融合的需要。从技术方面来看，其实它就是在构造一个以能源、计算能效性为优先综合布局的新型算力网。
异构计算和异构集成是算力突破的新抓手
在数字经济的增长过程中，从数据量和质来看，传统的单一计算架构肯定会碰到性能和功耗的瓶颈。如何解决这样的问题呢？宋继强博士指出，突破算力的瓶颈是第一步，通过不同的方式解决多样化数据的计算有效性。第二，在提升算力的时候，还需要考虑到绿色计算这个主题，不能用很耗能的计算方式去解决问题，而是要想如何以能量优化的方式去解决未来的数据处理。
他认为，异构计算和异构集成是算力突破的新抓手。异构计算就是用不同的架构处理不同类型的数据，真正做到“用好的工具解决好的问题”。异构集成则可以把不同工艺下优化好的模块更好地集成到未来的解决方案当中，从而更加高效地处理复杂计算。
解决问题的思路首先是能够在硬件的架构布局上“全面发展”，对不同的数据有不同的处理器架构，比如对CPU、GPU、IPU、FPGA、AI加速器等进行定制。
其次，需要对应的软件框架，英特尔的oneAPI就在构造一个完整的异构计算体系，通过底层的软件功能模块和工具链，可以把具体的实现分布在不同的硬件上，即使硬件发生变化，具体的实现也发生相应变化，但是上面的软件开发代码是不用变的。
实现异构计算常常需要将不同制程节点的芯片封装在一起，这时就需要应用异构集成，也就是先进封装技术，来满足尺寸、成本、带宽、功耗等方面的要求。
宋继强博士介绍，英特尔在异构集成上目前有两项比较好的技术，2.5D封装技术EMIB（嵌入式多芯片互连桥接）可以把在平面上集成起来的芯片很好地连接起来，能够实现55-36μm的凸点间距和每平方毫米330-772/mm²的凸点密度，功率可以控制在0.5pJ/bit。3D封装技术Foveros可以把不同计算的芯粒在垂直层面上进行封装，能够实现50-25μm的凸点间距和400-1600/mm²的凸点密度，功率可以控制在0.15 pJ/bit。
宋继强博士进一步补充道，Foveros Omni和Foveros Direct就是英特尔在3D封装上未来会使用的两种技术。其中Foveros Omni比较典型，在上面一个大芯片底下几个小芯片的情况下，可以用一种通用的方法把不同芯片之间互连的接触点间距微缩到25μm，同时还可以通过这种在边上的比较粗的铜柱，直接给上层芯片供电，和EMIB相比有接近4倍的密度提升。
更进一步就是Foveros Direct技术，通过更高级的不需要焊料、直接让铜对铜键合的技术，可以实现更低电阻的互连，可进一步缩小凸点之间的间距，达到10微米以下。
目前，英特尔在高性能计算GPU领域最复杂的SoC：Ponte Vecchio，共用了5个不同制程节点的47种不同晶片，同时，它们在水平层面上用EMIB技术封装，在垂直方向上用Foveros技术进行封装集成。通过这样的构造做出了专门给高性能计算机的计算系统，当中包括了至强处理器和专门的基于Xe架构的Ponte Vecchio GPU，目前用于极光超级计算机。
英特尔制程工艺路线图加速推进
宋继强博士表示，英特尔的制程工艺革新主要包括以下三大技术：在工具上，英特尔将自Intel 4开始使用下一代基于高数值孔径的极紫外光刻机（EUV）技术，降低整个制程工艺的复杂度，提高良率；在晶体管结构上，Intel 20A将使用全新的RibbonFET结构，进一步降低平面上晶体管所占面积，同时可以有更快的驱动速度，也增加驱动电流的强度；在供电层面，Intel 20A同样将启用全新的PowerVia技术，实现底部给所有上层功能逻辑部件供电，把供电层和逻辑层完全分开，从而可以更有效地使用金属层，大幅减少绕线和能量消耗。
在路线图方面，英特尔计划在四年内推进五个制程节点。今年英特尔已经大量出货Intel 7；下半年还将投产使用EUV技术的Intel 4；Intel 3将在明年产品化，在生产过程中会大量使用EUV；Intel 20A将于2024年上半年推出，下半年投产Intel 18A。“目前来讲，在Intel 18A和Intel 20A的制程研发上都取得了非常不错的进展，我们感觉这两个节点都会比预期更早地应用到产品中去。” 宋继强博士说道。
为不断提升算力、降低能耗，英特尔一直将组件研究作为整个生产、制造、研发部门很重要的一项研究工作，跟整个学术界一起互相交流探讨新的技术。
在微缩技术方面，英特尔提出混合键合(hybrid bonding)技术、CMOS晶体管3D堆叠技术和对晶体管新材料的探索。后者将直接贡献到GAA的RibbonFET产品技术当中，通过堆叠CMOS晶体管能够实现30%到50%的微缩。其次，在做到Intel 20A、Intel 18A之后，如何选择新的材料做它的接触层、构造一些沟道，同样重要，可以进一步提升晶体管的效能。
英特尔同时也在为摩尔定律进入埃米时代铺平道路，客服传统硅通道限制，用仅有数个原子厚度的新型材料制造晶体管，从而实现在每个芯片上增加数百万晶体管数量。
除了组件研究以外，英特尔未来十年的前沿计算布局还包括神经拟态计算和集成光电。英特尔在这三大领域也都取得了阶段性的关键进展。
宋继强博士指出，神经拟态计算的好处在于它可以在算法层级和硬件结构设计层级上完全突破现在这种靠堆乘加器的方式来提供算力的模式，而是模拟人类神经元的形式去构造其中底层的计算单元，且大部分是存算一体化。通过这样的方式，通常可以达到能效比千倍级的提升。
目前英特尔的神经拟态计算芯片已经发展到了第二代Loihi 2，基于Intel 4制程工艺，速度比上一代提升了10倍，单个芯片里的神经元数量也提升了8倍达到100万，且面积缩小了一半。同时，英特尔也推出了一套完整的开源的软件框架Lava对神经拟态计算的开发提供全面支持，并和北京大学、复旦大学、鹏城实验室、中科院自动化所、联想等近200家国内外合作伙伴一起提升计算的效率。
在集成光电方面，基于CMOS工艺，英特尔实现了在一个平台上集成所有的关键模块，包括光电的发射、放大、检测、调制等等，大幅降低了尺寸和功耗，这是一个关键的进展。同时，英特尔也继续和大学合作，在高速光互连、I/O技术、性能扩展和节能方面做广泛的研究。此外，英特尔还自研了一个集成在硅晶圆上的8波长激光器阵列，提升了准确性和能效比，为以后光电共封装和光互连器件的量产铺平了道路。
写在最后
英特尔从异构计算、异构集成，到器件级创新，再到新的高能效比的架构技术和光互连技术的创新，都是为了推动绿色计算领域的发展，实现算力千倍级提升，并坚定保持整个地球生态的可持续发展。