中国RISC-V正从单点突破迈向系统级创新，形成完整高性能产品矩阵，为冲击数据中心市场奠定基础。7月18日，第五届RISC-V中国峰会——高性能计算分论坛在上海召开，来自产学研各界的专家、学者们积极探讨高性能化突破路径。
北京开源芯片研究院产品经理张健分享了《香山服务器IP当前状态和路线图》， “香山”RISC-V高性能CPU自2023年立项、同年12月跑出15分SPEC CPU2006成绩后，已围绕RVA23规范完成核内必选/可选特性，正与社区共建验证体系。他指出，开源并不等同于低质量，要打造真正可用的开源基线。为此，团队构建了严格的验证体系（UT/BT/IT），并与OpenEuler深度合作，完成RVA23版本数百个软件包的验证，确保硬件的可靠性。
阿里巴巴达摩院高级技术专家贾昊䶮介绍了《持续创新迭代的玄铁系列处理器》，玄铁RISC-V处理器持续完善针对量大面广主流市场的产品线，在高性能、AI加速、安全、车规等方面做出特色。其下一代高性能CPU IP玄铁C930采用解耦式设计分离分支预测与取指流水线，支持CHI协议，具备多核多cluster可扩展能力，拥有6译码宽度和10+发射宽度，性能表现卓越，可满足PC、边缘服务器及自动驾驶等高性能计算场景的严苛需求。
晶心科技董事长兼CEO林志明分享了《以RISC-V加速落实高性能计算》，摩尔定律在28 nm后遇阻，需借3D封装、系统级设计、材料科学等来延续算力提升，RISC-V已成填补高性能计算（HPC）缺口的关键。公司即将推出64位RISC-V CPU，在高性能的同时保持相当低的功耗。此外，AX65在架上已经有客户取得授权正在生产设计产品。
芯来科技市场战略助理副总裁马越带来了《芯来科技高性能UX1030H处理器IP，全面支持RVA23特性》。RISC-V生态日益完善，产业落地形成规模，高性能CPU IP需求快速上升。最新报告显示预计2031年基于RISC-V的SoC出货量将超200亿，市场占比达到25%以上。芯来科技产业落地也步入了新阶段，顺应RVA23标准，芯来科技发布高性能处理器UX1030H，已进入客户导入阶段，将加速RISC-V在智能汽车、边缘服务器等高性能场景落地。
SiFive首席应用工程师张岩和Arteris高级现场应用工程经理冯存荣共同分享了“Scaling out RISC-V systems for HPC”。 X86、ARM和RISC-V是三个比较主流的架构，RISC-V现在处在快速上升期。RISC-V是一个开放的标准同时是一个模块化的指令，HPC的终端用户可以根据RISC-V的模块化方式选择更适合的标准指令，进而生产出对HPC更有效率执行的硬件。另一方面，HPC有很多需要扩展的场景，RISC-V本身具备扩展功能，将扩展的逻辑和RISC-V进行紧耦合的设计，进而替代CPU+GPU无法很好解决某些问题的现状。
赛昉科技IP产品线总经理周杰带来了《一致性片上网络StarNoC对接RISC-V的实践介绍》。从RISC-V 在高性能计算中的发展趋势来看，一方面是向多核与众核扩展，从单核到数千核的多集群配置，适配AI、HPC等高端场景。另一方面是异构集成协同，混合架构SoC（RISC-V+ARM+DPU+AI加速器）的互操作性需求。另外还有新兴技术融合，生成式AI/大语言模型驱动芯片内数据带宽需求激增。一致性NoC在高性能计算包括AI硬件平台发挥关键作用，其重要性体现在性能、扩展性、能效和生态协同的全链条优化。赛昉科技推出的StarNoC系列，包括面向中低端场景的StarNoC-500和面向高端场景的StarNoC-700，助力RISC-V处理器的应用。
超睿科技执行总裁兼CTO蒋江介绍了《UR-DP1000：高性能8核64位RISC-V微处理器》，公司专注于研发基于RISC-V"开放"(Open）指令集架构（ISA）标准的高性能处理器核IP与多核微处理器（CPU）芯片产品，覆盖"云-边-端"主流应用场景。UR-DP1000高性能微处理器芯片拥有8个高性能核心，工作频率高达2.0~2.3 GHz，性能方面，单核SPECCPU2006整数性能达到每GHz 10.4 分，浮点性能达到每GHz 12.0分。
睿思芯科产品生态负责人张刚诚分享了《开源架构新引擎：RISC-V高性能计算的中国实践》，RISC-V产业化目标从原本的低功耗边缘侧升级到数据中心服务器，预计RISC-V数据中心体量达数百亿级。睿思芯科基于自研IP，打造全自研高性能处理器，今年3月发布的灵羽处理器实现了先进乱序（OoO）执行、高速数据通路、MESH互联结构，且支持高达8路拓展。
进迭时空CPU架构总监郑律讲解了《进迭时空SoC的RISC-V服务器特性》，公司推出的X100已经实现了完整虚拟化、符合云计算场景的安全功能、符合计算机7*24小时稳定工作的RAS特性等。X200在X100的基础上，在完整实现这些功能的同时，也将做进一步增强，实现了虚拟化、远程管理、接口扩展等需求。在安全方面，其软件栈做了全套GP-TEE兼容的TEE OS支持，支持国密一级的安全。
广东跃昉科技有限公司COO袁博浒分享了《RISC-V+DSA：重塑芯算格局的必然选择》。他表示，摩尔定律在逐步放缓，性能受限需要突破，未来需要通过DSA提升能耗比，同时从工艺角度拆解成不同的Chiplet，这有利于多种DSA的组合应用，满足复杂计算场景加速的需求。他指出，基于RISC-V+DSA的Chiplets来构建芯片，利用RISC-V的开放扩展能力，可以构建针对某一种计算所需要的操作对象对应的计算引擎，满足高性能计算面临的复杂加速需求。
知合计算处理器设计总监刘畅分享了《高性能RISC-V处理器架构探索与实践》，随着性能不断提升，RISC-V开始逐步迈入高性能计算领域，但与ARM、X86这些成熟架构的高性能计算产品相比时，性能上还是有所不足。为此，知合计算打造图形化性能分析平台与一体化敏捷迭代流程，打通软件、架构、设计、综合和物理实现的开发流程体系，快速评估新扩展的PPA成本和收益。
蓝芯算力高级软件与生态总监许庆伟作了《RISC-V在HPV/服务器领域 软件生态的进展和展望》。他从基础架构支持、操作系统适配、编译工具链、HPC软件栈、性能优化、生态挑战等方面讲述了IP和CPU的进展。他指出，RISC-V相比X86和ARM比较大的挑战是生态的不完整性及碎片化、软件成熟度不高、工具链标准缺失、商用案例不足及投资规模有限，需产业合力加速标杆落地与统一规范。
翼华科技CTO胡昭明介绍了《翼华自研RISC-V Core在DPU上的运用》。翼华科技通过RISC-V指令集扩展、微架构设计和软硬件协同来应对DPU对高带宽、低延迟和能效比的需求。对比X86和ARM，RISC-V指令集有一个很好特性是它的矢量扩展Vector Extension。翼华科技的市场逻辑主要是服务于智算场景，在网络和存储的生态驱动下，开发了特有的RDMA、P4技术以及高性能计算核技术，打造了SmartNIC产品，通过开源的方法反哺生态，促进RISC-V在网络和存储方面生态的进一步提高。
中国移动云能力中心芯片技术总监刘亚南带来了《AI+时代，数据中心领域RISC-V产业落地探讨》。他指出，从RISC-V的现状来看，性能逐渐接近主流，短板在快速补齐，生态在加速进化，但是落地还有很多的困难和挑战，不光是软件栈，还有新老迭代的竞争。他指出，从RISC-V+AI到AI+RISC-V，到最终RISC-V等于AI。“RISC-V+AI是做矩阵扩展，CPU占的面积是大头，AI加速器是占小头。中间就是不管是GPU还是TPU，这些更多都是AI+RISC-V，最后达到一个你中有我、我中有你的状态。”
字节跳动研发工程师侯俊杰分享了《RISC-V基础指令集在数据中心场景的评估和展望》。RISC-V指令集在应用之初主要面向嵌入式等低功耗应用，随着近些年RISC-V处理器在越来越多应用场景的成功，RISC-V逐渐进入数据中心等高性能场景。嵌入式/实时CPU需要达到低功耗、实时响应、确定性执行、小面积/低成本。高性能/服务器CPU（如数据中心、云计算处理器）需要的是高性能、高吞吐量、多核并行、虚拟化等高级特性。他还阐述了高频RISC-V指令Pattern识别、高频Pattern分析和指令扩展、ByteDance社区Proposals和展望。
中国电信研究院研究院韦茜讲解了《面向RISC-V视频转码卡的智能压缩应用与优化》。视频业务市场空间巨大，市场规模高速增长，视频路数不断增多，并且向高清化、内容多样性趋势发展，带来了视频传输、存储的严峻挑战。面向不同的视频业务场景，研究院基于AI大小模型推出RISC-V智能压缩调优工具集，实现高度可定制化、灵活性与可配置性，满足用户对压缩效率和视频质量的不同偏好需求。
阿里巴巴达摩院高级安全专家崔晓夏分享了《RISC-V CoVE在特权固件中的实现》。云计算AI应用场景引入了机密计算环境和安全虚拟两个重要元素，这种情况下，在RISC-V当中对云计算和AI的支持会更加充分。RISC-V通过CoVE（Confidential VM Extension）机密计算架构提供三大核心机制：MPT页表跟踪、TSM安全虚拟机管理器及可配置MEE内存加密，并配套CoVE I/O规范实现TEE PCIe加速器安全接入。RISC-V CoVE在高性能机密计算应用场景，利用机密计算软硬结合技术，为模型数据提供全链路防护，减少数据泄露风险。
中国移动研究院网络与IT技术研究所项目经理吴晓伟讲解了《RISC-V在运营商业务中的应用探索与实践》。RISC-V向大算力市场发展面临诸多挑战：功能特性需求多，性能和稳定性要求高，上层软件生态复杂。需要完善从固件、虚拟化层到云原生栈的全栈支持。在科学计算领域，复数发挥着非常大的作用，中国移动首次提出了复数矩阵，项目组完成了相关指令集的出版设计，目前可以实现复点、整型、饱和整型等多种运算，涵盖不同的数据宽度。
清华大学集成电路学院博士研究生马鸣远阐述了《乘影（Ventus）GPGPU：一款基于RISC-V的高性能全栈开源GPGPU的最新进展》。Ventus是基于RISC-V生态构建的一款开源、全栈、高性能通用图形处理器，他详细讲述了一年来团队围绕全栈框架、指令集增强、RTL开发和FPGA原型验证四个方面取得的进展。比如，在全栈框架方面，完成了对仿真框架的重大更新和工具链整合，针对指令集增强引入了Generic Address（泛型地址）等等。
阿里巴巴达摩院高级技术专家郭任分享了《异构编程范式：原子IO入队（AIOE）扩展和IOMMU GIPC扩展》。随着AI时代的到来，通算计算能力无法满足AI智算需求，要把高维度计算卸载到专用加速器上例如TPU、GPU、NPU，这个过程当中，任务提交到加速器上加速之后返回，这就是异构编程。阿里巴巴达摩院推出AIOE和GIPC，可为云数据中心提供低延迟、跨虚机、机密计算友好的异构编程底座。
西安交通大学微电子学院李梦讲述了《用于无线电信号调制识别的RISC-V指令扩展》。在电子对抗、军事侦测等非协议通信应用场景当中，自动调制方式识别（AMC）算法是作为信号检测和解调之间的关键一步，它可以在通信系统接收端没有事先获取通讯参数的情况下，保证后续信号可调和信息获取的正确执行。AMC算法分类分为两类：基于似然比和基于特征提取，团队设计了基于瞬时特征和高阶累计量的混合特征集，识别准确度可达到95%以上，对PSK识别准确度可达100%。
中国科学院计算技术研究所工程师、北京开源芯片研究院工程师甄好讲述了《基于Cliff基准测试的RISC-V模拟器细粒度校准》。高性能处理器设计空间探索对开发效率提出了更高的要求，架构模拟器由于改得快、编得快、跑得快，目前广泛应用在设计空间探索中。然而，没有对齐的模拟器通常缺乏建模细节，将会极大影响性能判断，增加潜在风险。她指出，在大多数情况下会使用三种情况展开对架构模拟器的对齐：一是穷举设计细节，二是MicroBenchmark、三是利用性能数据分析。
奕行智能COO杨宜分享了《RISC-V与虚拟指令技术结合打造创新的计算架构》。AI的发展改变了软件编程的范式，倒逼硬件需要解决领域内专用效率和编程通用性的核心矛盾，达到平衡。他提到，RISC-V + RVV是AI计算架构的最佳选择，RISC-V的开放性、模块化以及可扩展性为做AI计算DSA带来非常大的帮助。公司通过VISA虚拟指令集并集成多组EVAMIND AI内核，在保障极致性能的同时兼顾编程灵活性。