随着大模型从"能聊天"迈向"能干活"，Agentic AI（智能体）正在推动AI计算架构进入新的发展阶段。在WAIC2026同期举办的“RISC-V和物理智能”论坛上，灵睿智芯联合创始人、副总裁李华庆表示，相比生成式AI时代GPU成为计算中心，智能体时代CPU正在重新回到系统核心，成为连接模型、工具、记忆与多智能体协同的"总指挥"，而这也为高性能RISC-V CPU带来了新的发展机遇。

智能体时代，CPU重新成为系统核心

李华庆认为，智能体最大的变化在于AI已经不仅仅负责内容生成，而是开始调用工具、执行任务、管理记忆，并与多个智能体协同完成复杂工作。

传统生成式AI中，GPU负责大模型推理，CPU主要承担数据预处理、后处理以及I/O调度等辅助任务。但进入Agentic AI时代之后，系统新增了大量Harness（智能体运行框架）工作，包括工具调用、权限管理、沙盒创建、多智能体调度、状态监控以及长期知识管理等，这些控制流密集、I/O密集的任务更多依赖CPU完成。

例如，智能体需要频繁访问向量数据库、知识图谱等长期知识库，需要管理超长上下文的KV Cache，也需要执行网页抓取、脚本运行、数据库检索等外部工具调用，这些都让CPU承担起越来越重要的角色。

李华庆表示，在智能体系统中，CPU不仅参与Harness工程，也越来越深度参与推理流程，未来CPU很可能成为整个Agentic AI系统新的性能瓶颈。

根据IDC及Morgan Stanley预测，到2030年全球企业将拥有约22亿个活跃Agent，智能体带来的CPU新增市场规模有望达到325亿至600亿美元，这意味着CPU价值正在重新提升。

RISC-V迎来迈向高性能的新阶段

面对智能体带来的新需求，李华庆认为，可扩展、可定制的RISC-V正成为最适合智能体时代的新架构。

他表示，智能体应用高度碎片化，从云计算、机器人到自动驾驶、工业智能，各类业务对性能、功耗、成本以及专用功能都有不同要求，单纯依赖工艺进步已经难以满足需求，未来芯片必须走向软硬协同、场景定义的发展方向。RISC-V开放、模块化、可扩展的特点，使其能够针对具体工作负载增加专用指令或融合计算单元，实现更高计算效率。

对于国内产业而言，RISC-V既具备开放、自主可控的优势，能够兼顾安全可控与国际兼容性，为产业创新提供更加开放的平台。

近年来，RISC-V产业也开始从嵌入式市场迈向高性能计算领域。过去十余年，RISC-V主要应用于IoT、AIoT以及MCU等低功耗场景，虽然出货规模庞大，但本身附加值有限。随着RVA23 Profile发布、高性能向量扩展完善，以及国内外高性能CPU内核陆续推出，RISC-V正开始进入服务器、数据中心和AI计算市场。

面向智能体，高性能CPU需要三项能力

Agentic AI时代对CPU提出了新的要求，高性能CPU需要同时具备高性能、高并发、高可靠三项能力。

首先是高性能。

智能体不仅包含矩阵运算，还需要大量控制流和非线性计算，因此CPU必须具备超深、超宽乱序流水线，以提升指令级并发能力。

其次是高并发。

相比传统单线程设计，智能体系统大量任务属于控制密集型和I/O密集型场景，CPU经常等待数据返回，计算资源利用率较低。同时多线程（SMT）能够充分利用等待时间，在多个线程之间快速切换，提高整体吞吐能力。

李华庆以厨房工作进行比喻：如果一位厨师只有一名配菜员，大量时间都会等待备菜完成；而配备多个配菜员后，厨师可以持续工作，整体效率显著提升。

第三是高可靠。

随着智能体持续运行时间越来越长，一旦底层硬件发生错误，可能在长推理链条中不断放大，因此企业级RAS（数据完整性、计算可信性、业务连续性）能力变得更加重要。

全栈自研高性能RISC-V，瞄准数据中心与AI计算

演讲最后，李华庆介绍了灵睿智芯的发展情况。

灵睿智芯成立于2025年，总部位于上海张江，定位于全栈自研RISC-V CPU内核、Chiplet及芯片产品。其首款服务器级高性能RISC-V CPU内核P100已经正式发布，并完成Linux启动验证，支持FPGA及仿真平台运行。

P100拥有多项面向智能体优化的设计，包括国内唯一支持动态SMT4、20级超深流水线、超10发射乱序架构、企业级RAS、自研一致性总线以及可扩展AI增强接口等，可支持边缘计算、云计算、人工智能、自动驾驶、具身智能、高性能计算等多个领域。

李华庆表示，P100能够覆盖Arm Neoverse N2/N3所面向的大部分应用场景，同时借助RISC-V开放可扩展架构，在融合计算、存算一体、光计算等方向具备更大的创新空间。未来，公司将继续围绕高性能RISC-V CPU领域增强处理器开展研发，希望推动国产RISC-V在服务器和智能计算领域实现突破，为智能体时代提供更加高效、安全、自主的基础算力平台。