5月14日，台积电在2026技术论坛上正式披露其AI算力基础设施的“三层蛋糕”架构，即SoIC、CoWoS与COUPE光互连技术协同演进。

其中，COUPE作为核心突破，采用3D异质集成方式，将电子芯片与光子芯片通过SoIC工艺垂直堆叠，大幅缩短互连距离，降低电耦合损耗，显著提升带宽密度与功耗效率 。

据透露，全球首款采用COUPE技术的200Gbps 微环调制器（Micro Ring Modulator, MRM）已于今年启动量产，并已实现低于一亿分之一的比特误码率。

今年4月，台积电称COUPE硅光整合平台预计今年进入量产，成为推动共封装光学（CPO）落地的关键里程碑。

台积电先进技术业务开发处长袁立本指出，到2030年前，台积电将通过400Gbps光调变器、多波长与多光纤阵列技术，将带宽密度提升8倍至4TBps。他强调，相比传统铜线，COUPE可使系统能效提升4倍、延迟降低10倍；若进一步与封装平台深度整合，能效甚至可提升至10倍，延迟降低20倍，成为未来AI数据中心的重要基础技术。