随着5G、物联网、人工智能（AI）等高科技应用的快速普及，半导体行业的需求持续上升。HPC（高性能计算）作为支撑这些高科技应用的关键技术之一，其重要性日益凸显，产业界正共同努力推动HPC技术的发展和应用。

HPC训练/推理服务器的主流系统架构下，一个服务器有CPU芯片和AI芯片，主体算力由这两颗芯片提供，芯耀辉科技创始人兼董事长曾克强指出，“但是我们要组成一个完整的服务器，要能够提供完整的算力，还需要非常多的互联技术，把这些东西连接在一起，把算力芯片、CPU连接在一起。”

关键技术除了算力以外，非常重要的技术之一就是互联技术。互联包含D2D，AI芯片里为了提升AI算力密度，会采用UCIe把两个D2D结合在一起，尽量突破算力瓶颈。内存方面，CPU要经过内存接口，用DDR5做连接，AI芯片需要和HBM3/LPDDR5x做充分内存，这样才有办法提供足够算力，针对大模型进行运算或进行训练和推理。AI芯片与AI芯片、卡与卡、算力卡与算力卡之间，都需要高速接口互联，PCIe把这些芯片、算力串联起来，或者采用更高的SERDES，把所有的算力芯片连接起来。

随着芯片制造技术的不断进步，晶体管的尺寸逐渐缩小，接近了物理极限，芯片算力的进一步提升变得愈加困难。且晶体管密度的不断增加，芯片的功耗也会随之上升，高功耗不仅加剧了散热的难度，还会限制芯片在移动设备等领域的落地应用。

怎么解决算力瓶颈是首当其冲的问题之一。曾克强从性能墙、内存墙、互联墙三个维度提供解决方案和技术上的思路。在性能墙方面，芯耀辉提供完整的UCIe、XSR，承接D与D的互联，有标准的控制器；内存墙方面除了提供HBM、DDR、LPDDR，还提供Memory Compiler。而“Memory Compiler是内存带宽最高、性能最高的内存存储媒介，在运算过程中，大算力芯片以超高速带宽内存提升算力瓶颈。”

“在互联墙方面，经过大量验证，已有非常多客户采用PCIE5/32G SERDES PHY IP，我们有自己的解决方案，面向面积和带宽，在控制里进行了大量优化，面积能够节省40%左右，同时也提供下一代的完整PAM4 PCLe6和112GSERDES解决方案。”作为国内少数拥有完整D2D和C2C IP解决方案的供应商，芯耀辉已在国内率先完成了多个行业高标准的接口IP自主研发，来满足客户在算力上的各种需求。

曾克强表示，过去一年中，芯耀辉在持续高速发展，应市场需求，在AI、HPC、消费电子等主要领域持续地支持了更多的头部客户，同时也推出了当下市场最热的AI的一系列新的IP产品。“比如HPC的UCIE过去以8G、16G设计为主，现在芯耀辉也推出了20G、24G的相关IP在市场上应用。另外，芯耀辉还积累了先进的6nm工艺数据，正在推出针对HBM的相应产品。”

针对HBM的IP在今年上半年已经流片，预计年内回片。曾克强强调，在大环境艰难的情况下，企业更要砥砺前行，踏踏实实把产品打磨得更好，这也是芯耀辉投入大量资源的一个方面。

在市场化方面，芯耀辉将使接口IP产品走向更多的主流工艺，专注于IP研发工作，提供相关的上下游产业链价值，对于市场上紧迫而高价值的领域，往往投注更多工作。

对于当下芯片行业的另一片热土智能电动汽车领域，芯耀辉也早已做好准备。由于汽车行业的供应链较为复杂，从导入到上量需要较长时间，而芯耀辉已经提前为相关IP产品进行了AEC-Q100和ISO 26262等车规认证。