设为首页 设为首页 加入收藏 加入收藏 网站地图
[请登陆][免费注册]
搜 索

您的位置 :首页  新闻半导体
摩尔定律的救星:EUV将光刻步骤大幅缩减
                   0
出自:IEEE Spectrum

参观格罗方德位于纽约Malta镇的晶圆厂Fab8的时候,有人对我说“代工厂简直跟冰山似的”,我不知道那是谁说的,因为当时大家都全副武装地穿着无尘服,不过那次拜访确实进一步验证了这一比喻。

我们才参观了Fab8的“子工厂”,那是一处位于地面下10米的区域,水管和电缆像蛇一样缠绕着一台台半导体制造设备,并分别连接着设备上的自动化学处理器、水质分析仪、电源调节器,以及千瓦级的激光器。

每台设备大约占据80平米的面积,而其中激光系统就占到15到20平米。

组成冰山顶部的设备是一块房子大小的块状物,由金属管及不透明的房间和电缆组成,完成顶部的组装大约需要三周的时间,而完成所用项目的组装则需要约6周的时间。

6个身着兔子形状车间服的技术人员在这个庞然大物里移动,十分仔细地对内部程序进行检查和处理。

这一备受瞩目的设备就是极紫外线光刻(EUV)设备。

十多年来,半导体制造行业一方面一直在期待EUV能够拯救摩尔定律,但另一方面又担心该技术永远都不会出现。不过最终,它还是来了,而且不久便将投入使用。

三星是第一个声称将使用EUV工具生产芯片的公司,并称将在2018年下半年投入使用。

但其竞争对手格罗方德、台积电和英特尔显然也打算在接下来的一个或两个季度内运用这一技术。

英特尔并未透露任何路线图信息,但其通过一位发言人表示,“一旦这项技术以有效的成本准备就绪,我们将致力于把EUV投入生产。”研究指出,英特尔已经购买了比任何其他公司更多的EUV设备。

相较于英特尔,格罗方德,三星和台积电则显得更加先声夺人,三方的脚步似乎一致,都将在新版7nm制程引入EUV。

而在此之前,他们将使用Pre-EUV技术运行长达一年的时间。

很明显,不管是7nm制程还是EUV都是芯片制造上的难题。格罗方德的首席技术官Gary Patton介绍,即使没有EUV,7nm制程也可称之为“极限运动”。

如果一切顺利,而且代工厂可让EUV工具的运行时间达到其使用寿命的80%甚至更多——格罗方德和台积电均表示他们能够做到这一点——那么EUV实际上可以使7nm工艺变得更简单而且更便宜。不过,要了解其中缘由,必须先弄清楚如今的芯片制造过程。

“光刻是晶圆厂的心脏。”格罗方德Fab8的高级副总裁兼总经理Thomas Caulfield表示。硅晶片在从空白硅片到塞满130亿个晶体管的过程中,需要经过很多个步骤,而其中很多步骤都需要经过光刻工艺。

当今最先进的光刻技术为193nm浸没式光刻。顾名思义,波长193nm的光通过照射将掩膜版上的图案印在硅片表面的光刻胶上,在经过刻蚀等步骤将图案刻蚀到晶圆片上。

问题在于,光不能直接限定小于自己波长的特征。193 nm的长度比现代芯片所需的尺寸要长得多,需要大量的光学技巧和工作来弥补这一差异。

其中最昂贵的部分是,得使用多达三个甚至四个不同的光掩膜在一个芯片上制作单一的图案。就如今最复杂的处理器而言,这意味着一片硅片可能大约需要在光刻工艺循环80趟。

EUV光刻技术存在的原因是它使用了13.5纳米光,这一尺寸更接近最终打印特征。有了它,制造商可以将三或四个光刻步骤融合成一个。对于其7 nm的EUV工艺,格罗方德将用5步取代15步。而台积电的光刻设备和光掩膜技术总监John Lin表示,他的公司也计划进行类似的削减。

EUV技术在使7纳米工艺更快更便宜的同时,也适用于5nm制程。“如果5nm工艺中不使用EUV,那么它将需要100多个光刻步骤,”Patton说道,“那真是太疯狂了。”

Patton的话听起来就像EUV光刻技术来的正是时候,而且在某种程度上,它已经来了。但这是一段长达数十年的旅程,很多时候,专家们都宣称它已经死了。而且即便是现在,有些观察人士依然认为EUV能应用于生产有些不可思议。

研究认为,EUV现在才出现没什么好惊讶的。他说:“核心技术的到来比任何人期望的都要长得多。”尽管光刻技术会使用不同的光源,但是他认为,自上世纪80年代以来,该技术出现这种根本性的变化还是头一次。

在EUV的大部分历史中,主要的问题是光源,考虑到光源的复杂性,这也不是什么奇怪的事。在机器一端的真空室中,熔化的锡滴下微小的液滴,而随着两个激光脉冲依次对它们进行冲击,这些液滴会在一个气流中燃烧。第一个激光脉冲撞击得十分精确,使液滴变成雾状的圆盘。第二个激光脉冲则猛地撞爆水滴,使液滴成为闪耀EUV光的等离子体小球。

光源开发人员多年来一直无法提供所需的电力,而且他们一直承诺过高,但又交付不足。但是现在对光源的担忧已经基本消除了。可输出205瓦的光源已经找到了,并且ASML也已经通过实验证明了250瓦的可靠性,台积电的John Lin表示,“我们有信心,ASML将在2018年实现250瓦。”

大多数光在通过机器时会在多层反射器旅行中迷路,即便这样,功率也能满足5纳米节点的要求。不过对于3 nm节点而言,分析师认为可能需要500瓦的功率,而1nm则甚至需要1000瓦的功率。前者是通过增加驱动激光器的功率,提高激光能量到EUV的效率,并提高稳定性而实现的。后者则需要异乎寻常的能量。我在格罗方德的晶圆厂看到的EUV工具及其相关的驱动激光器和其他设备获得约1兆瓦的功能,最终也只能为晶圆提供几十瓦的光功率。Caulfield告诉我,他们不得不为Fab 8增加10%的电源供应以满足两台正在安装的EUV设备。

虽然电源的挑战现在已经基本上克服了,但这并不是说EUV光刻技术已经能完美地工作了。实际上光掩膜还存在一些问题。这些EUV掩膜与应用于193nm光刻技术的掩膜具有很大的差异,因为它们使用几十种由不同材料组成的纳米层来反射光,而不是透射光。实际上它们有一些很难发现和避免的缺陷。此外,通常保护光刻掩膜不受灰尘污染的透明罩--即薄膜--还没有为EUV做好充分的准备。

薄膜非常重要,因为即使是在超精密的环境中--这台机器本身就在一间最高级的洁净室--在制造过程中仍然会产生一些灰尘。一个掉在光掩膜上的斑点,可能在每一个完成的芯片上投下一个足以毁坏设备的阴影,并让一个相当昂贵的掩膜变得毫无价值。

这就是为什么如今的光刻工具中,光掩膜上会附上透明薄膜,后者相当于前者的安全眼镜。但这些的薄膜对EUV是不透明的。

要为EUV工作,薄膜必须具有超薄隔膜来使其透明,而同时必须足够牢固,能够承受来自光掩膜和普通扫描运动的机械冲击,以及高能EUV辐射爆炸所带来的热量冲击。

即便没有令人满意的薄膜,芯片制造商们也还抱着赌一把的心态,他们认为只要能减少EUV步骤,使用裸露掩膜的风险也是值得的。一旦电子芯片制造商开始越来越依靠EUV,而又未能找到满意的透明薄膜的时候,这种方式就行不通了。ASML已对运用250瓦EUV光源的设计进行了测试。“必须改进薄膜的设计,”EUV顾问Vivek Bakshi表示,“我认为EUV不是一个搅局者。”

更严重的问题是,现如今仍然没有能解决掩膜缺陷的好方法。理想的情况是,你能使用EUV光来扫描需要修复的点。但是,这种被称为光图案掩膜检查的技术仍在探索中(尽管三星表示已经开发了内部解决方案)。

现在所有的芯片制造商有的都只是权宜之计。一种是使用基于193 nm光的现有工具。但是在7nm的技术节点上,使用这么大的波长就像用手肘来读盲文一样:也不是说不可以,但是你可能会错过一些东西。电子束检测工具虽然有分辨率,但可能会比较耗时。ASML最近推出了第一个电子束检测工具。

另一种就是芯片制造商们所谓的“打印检查”。也就是把掩膜贴在极紫外线光刻设备上,制造出一个图案化的硅片,并检查硅片本身。此方法需要的时间更长,也更昂贵。

尽管如此,芯片制造商仍在向前迈进。电子束技术公司D2S的首席执行官Aki Fujimura和另一名相关技术专家表示:“EUV的使用者们正在定义它的用途,这样那些东西就不会妨碍我们。

技术专家预计,聪明的工程师们很快就会解决这一问题及其他EUV光刻技术遗留的问题。事实上,不同芯片制造商之间的较量可能就在于他们能不能找到能胜任这项工作的工程师。Patton说,“我们把所有的钱都花在工具上,但是如果没有合适的人,我们还是做不了。” 

 

0
                   0
文章收入时间: 2018-01-10
 
SEMI简介 | About SEMI | 联系我们 | Privacy Policy | semi.org
上海集成电路协会 | 中国电子报 | 赛迪网半导体 | 电子产品世界 | 中电网 | 中国电子材料网
Copyright © 2017 SEMI®. All rights reserved.
沪ICP备06022522号
沪公网安备31011502000679号