对过去三代技术，我们就电路局限的最佳良率器件设计方法作了系统的研究。研究说明，需要开发新的芯片功耗设计规则，并在技术开发的早期应用于对产品级与器件设计的关系的定量分析。目标是把在生产阶段后续的器件工艺改变减到最小，较早达到最佳的产品良率。

当铜线紧缩至100nm及以下时，除了集成问题外，可靠性是另一个挑战。阻挡层的性能对互连速度及可靠性的影响是非常关键的。用Ti加Ta的双层复合阻挡层有稳定的金属电阻，同时大大提高了可靠性。结果指出，与标准的TaN/Ta阻挡层比较，这种含Ti阻挡层提高了EM性能。

成功地开发了3D NAND闪存的22nm直径双层多晶硅沟道高微缩垂直圆柱单元。在存储器孔（memory hole）内随同氧化物-氮化物-氧化物（ONO）栅堆叠引入非晶硅薄层。在存储器孔（memory hole）底部处的栅堆叠打开期间，这一附加的硅层能保护隧道氧化层。最小工作单元已用45nm特征尺寸F制造，相应于16堆叠单元情况的等效11nm平面单元技术节点。

组合传感器的一个明确的动力是用单个ASIC将二个传感器封装在一起，有可能减少成本和体积。但这一成本优势与每一种独立传感器的进步并不明显。这种优势与应用的关系很大。较低成本单元与多个MEMS传感器结合为良性增长作了准备，以ECS开始，给新商家提供了机会，提出了传感器管理解决方案的需求。

在半导体产品中加入可扩展参数测量（SPM）宏能实现晶圆测试时N/P比例筛选，这里每一个芯片都能被测量。模块测试时用的功能图形提供了系统级逸出保护的一种手段，但模块良率损失导致比晶圆良率损失高的成本，因为有附加的封装损失及模块测试成本。采用SPM宏处置N/P比例使良率最大，尽量减少误否决和误接受。

开发了光学对准、低温Cu-Cu热压键合工艺，有亚微米的对准精度。用各种工艺参数进行Cu-Cu键合的界面粘合能量及裂缝空洞的定量分析说明，键合温度和键合后的退火对键合品质影响极大。优化实验参数，即使用短键合时间也能得到足够大的界面粘合能量（对于后续的工艺≥5J/m2），没有界面裂缝空洞。在≥250℃时进行的键合后退火大大地提高了界面粘合能量。